武漢科技學(xué)院
2005年招收碩士學(xué)位研究生試卷
試卷代號(hào) |
| 試卷名稱 | 數(shù)字邏輯 |
考試時(shí)間 | 3小時(shí) | 報(bào)考專業(yè) | 機(jī)械設(shè)計(jì)及理論 |
1、試題內(nèi)容不得超過畫線范圍,試題必須打印,圖表清晰,標(biāo)注準(zhǔn)確。
2、試題之間不能留有答卷的間隔,所有答案一律寫在答題紙上,寫在試卷或草稿紙上無效。
題號(hào) | 一 | 二 | 三 | 四 | 五 | 六 | 七 | 八 | 九 | 十 | 十一 | 得分 |
得分 |
|
|
|
|
|
|
|
|
|
|
|
|
一、填空題(每空3分,共30分)
⑴ (11.001)2 = ( )16 = ( )10;
⑵ (904)10 = ( )BCD = ( )余3碼;
⑶
⑷ 存儲(chǔ)器有( )擴(kuò)展和( )擴(kuò)展兩種方式 ;
⑸ 列出兩種可編程邏輯器件:( )、( )。
二、用公式法證明
三、用卡諾圖化簡(jiǎn)以下函數(shù)
四、根據(jù)下圖波形寫出其邏輯關(guān)系表達(dá)式Z=F(A,B,C),并化簡(jiǎn)。(17分)
五、分析如圖時(shí)序電路的邏輯功能,寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程,并畫出電路的狀態(tài)圖和波形圖。(18分)
六、試用JK觸發(fā)器和門電路設(shè)計(jì)一個(gè)同步模七計(jì)數(shù)器,其狀態(tài)圖如圖所示。(20分)
七、已知
八、試用VHDL分別描述一個(gè)寄存器和鎖存器。(17分)
特別聲明:①凡本網(wǎng)注明稿件來源為"原創(chuàng)"的,轉(zhuǎn)載必須注明"稿件來源:育路網(wǎng)",違者將依法追究責(zé)任;
②部分稿件來源于網(wǎng)絡(luò),如有侵權(quán),請(qǐng)聯(lián)系我們溝通解決。
25人覺得有用