《數(shù)字電子技術(shù)》(含EDA技術(shù))課程考試大綱

　　一、考試總體要求

　　本考試大綱適用于報(bào)考我校電子與通信工程專業(yè)碩士研究生入學(xué)考試。

　　《數(shù)字電子技術(shù)》(含EDA技術(shù))課程的考試目標(biāo)是要求學(xué)生掌握經(jīng)典的數(shù)字邏輯電路的基本概念和設(shè)計(jì)方法;了解高密度可編程邏輯器件的基本原理及開發(fā)過程，掌握EDA設(shè)計(jì)工具，培養(yǎng)學(xué)生設(shè)計(jì)數(shù)字電路的能力。

　　二、考試形式與試卷結(jié)構(gòu)

　　1.考試形式：閉卷、筆試，答題時間90分鐘，滿分100分。

　　2.試卷結(jié)構(gòu)與題型：填空題、選擇題、組合電路設(shè)計(jì)、觸發(fā)器、同步時序電路分析、同步時序電路設(shè)計(jì)、綜合題、VHDL 或Verilog　語言編程等。

　　三、考試內(nèi)容及要求

　　第一部分 邏輯代數(shù)基礎(chǔ)

　　1、掌握數(shù)制、碼制、邏輯代數(shù)的基本運(yùn)算、邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式、常用的五種表達(dá)式及相互轉(zhuǎn)換方法、邏輯函數(shù)的化簡方法。

　　2、理解邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式，比較小項(xiàng)的概念、性質(zhì)。

　　第二部分 經(jīng)典數(shù)字電路

　　了解二極管、普通三極管、CMOS管開關(guān)特性;了解TTL門電路結(jié)構(gòu)，工作原理、主要參數(shù)及使用方法;了解中規(guī)模集成電路內(nèi)部結(jié)構(gòu)、工作原理及使用方法;了解由MSI器件構(gòu)成數(shù)字電路的設(shè)計(jì)方法和分析方法;了解數(shù)字電路的競爭冒險現(xiàn)象及消除方法;了解異步時序電路的主要特點(diǎn)。

　　理解CMOS門電路的內(nèi)部結(jié)構(gòu)、工作原理、主要參數(shù)及使用方法;常用MSI組合邏輯部件(變量譯碼器、數(shù)據(jù)選擇器)的邏輯功能，擴(kuò)展方法及應(yīng)用;理解以MSI為主的典型同步時序電路的分析方法與設(shè)計(jì)方法：任意模值計(jì)數(shù)器;移位型計(jì)數(shù)器;序列碼發(fā)生器。

　　掌握集成組件的邏輯功能;掌握基本RS觸發(fā)器及常用沿觸發(fā)的(D、T、JK)觸發(fā)器的邏輯功能、描述方法及集成觸發(fā)器時序圖的畫法;掌握同步時序電路的分析方法、組合邏輯電路、時序邏輯電路的設(shè)計(jì)方法;掌握555定時器的基本工作原理及典型應(yīng)用，掌握晶體振蕩器，施密特單穩(wěn)集成電路的基本原理及使用方法。

　　第三部分：現(xiàn)代數(shù)字電路

　　了解靜態(tài)RAM和動態(tài)RAM的基本工作原理;了解EDA技術(shù)發(fā)展進(jìn)程及其構(gòu)成要素;了解可編程器件的內(nèi)部結(jié)構(gòu)特點(diǎn), 可用資源, 主要參數(shù)和選型依據(jù);了解QuartusⅡ的特點(diǎn);了解VHDL或Verilog的描述風(fēng)格。

　　理解基于CPLD/FPGA的數(shù)字系統(tǒng)設(shè)計(jì)規(guī)則、在系統(tǒng)可編程(ISP)技術(shù)與ispLSI邏輯器件、邊界掃描測試技術(shù);理解可編程邏輯器件的編程工藝。

　　掌握在QuartusⅡ軟件及QuartusⅡ軟件平臺上進(jìn)行邏輯設(shè)計(jì)的幾種輸入方法、掌握設(shè)計(jì)項(xiàng)目的編譯、綜合、仿真、適配、器件編程/下載和硬件調(diào)試等常規(guī)操作技術(shù)。掌握VHDL或Verilog的基本數(shù)據(jù)類型、基本描述語句，在此基礎(chǔ)上利用VHDL或Verilog語言進(jìn)行簡單的電路設(shè)計(jì)。

　　四、參考書目

　　《數(shù)字電子技術(shù)基礎(chǔ)》(第五版) 閻石 高教出版社

　　《EDA技術(shù)與實(shí)驗(yàn)》 李國洪 機(jī)械工業(yè)出版社